In Sud Corea si guarda al futuro della tecnologia, mentre i rivali in carica tremano di fronte a progetti ancora orientati alla logica dei 7 nanometri, come quelli visti per in casa TSMC.
Samsung Electronics prosegue speditamente la sua campagna di miniaturizzazione ed ottimizzazione al comparto chip making tenendo alta la tensione con TSMC, già attivatasi a favore di un processo a 5 nanometri che nulla può di fronte alla promessa dei 3 nanometri Samsung.
Soluzioni ad alta integrazione che ben presto si proporranno con alternative ben distanti dall’attuale logica commerciale dei 10 nanometri. Si prevedono dispositivi sempre più piccoli ma doppiamente efficienti e potenti rispetto agli standard attuali.
Nel corso dell’ultimo Samsung Foundry Forum, la società ha posto in evidenza cambiamenti rilevanti per la transizione della fase dai 7 ai 4 nanometri e sulla gestione dei processi di litografia EUV 7LPP.
Secondo quanto emerso, i chip a 7nm LPP dovrebbero essere approntati alla produzione entro il secondo semestre 2018, e integrati sui device nel primo trimestre dell’anno 2019. Spariscono i riferimenti a 5LPP e 6LPP, inizialmente attesi per il 2019 ed ora sostituiti dal processo 5LPE (5nm Low Power Early) che porta a minor consumi e sostanziali novità architetturali.
Anche il passaggio ai 4nm segnerà uno step evolutivo importante, che si pone a margine di un sistema che bypassa le architetture MBFET (Multi Bridge Channel FET) di ultima generazione mantenendo inalterata la logica costruttiva FinFET.
Ma la vera novità consta nelle architetture di processo 3GAAE/GAAP (3nm Gate-All-Around Early/Plus), le prime a sfruttare la vera e propria MBFET, che vedrà la luce soltanto nel lontano 2022.
Non lasciarti sfuggire anche: Recensione Galaxy S9 Plus